MIPS (CPU)

What is a MIPS?

MIPSとはMicroprocessor without Interlocked Pipeline Stagesの略称で、RISC (Reduced
Instruction Set Architecture) と呼ばれる命令セットアーキテクチャの一つである。
1985年にMIPS Computer Systemsによって最初のMIPSであるR2000が発表された。

MIPSの特徴

MIPSはwithout interlocked pipeline stageとあるように、命令パイプラインにインターロック
されたステージが内容にする命令セットアーキテクチャである。従来のRISCでは一つの
パイプラインのステージが処理を終えるまで、それより前のステージは固定されて
(インターロックされて)新しい命令が入ってこれなかった。それをMIPSでは全ての命令を
1クロックサイクルで統一することで、全てのステージが常に処理を行える、つまり
インターロックされないように改良した。これによって命令の処理速度が格段に向上した。

MIPSのパイプラインのデザイン

MIPSのパイプラインは、下図のような5つのステージに分かれている。 https://upload.wikimedia.org/wikipedia/commons/thumb/e/ea/MIPS_Architecture_%28Pipelined%29.svg/1280px-MIPS_Architecture_%28Pipelined%29.svg.png

MIPSの命令形式

https://image.slidesharecdn.com/kagamicomput201807-180406181801/95/kagamicomput201807-11-638.jpg

MIPSの命令セットのグリーンシート

https://d20ohkaloyme4g.cloudfront.net/img/document_thumbnails/309c0dbde82179fa7e2ba89bff63e5da/thumb_1200_1480.png

Reference


トップ   編集 凍結 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2019-07-04 (木) 10:13:19 (882d)